Portal für Konstruktion und Entwicklung
von Medizin- und Laborprodukten

Zurück


Erweiterung des Zugangs zu PlatformIO

RISC-V-Portfolio optimiert

Die Western Digital Corporation gibt in Zusammenarbeit mit SiFive, Inc. eine neue strategische Partnerschaft mit PlatformIO Labs OÜ bekannt. Ziel ist den Zugang zu PlatformIO für die herstellerunabhängige Embedded-Entwicklung um neue Tools zu erleichtern und so eine durchgängige, offene Umgebung für Innovationen, einschließlich der Entwicklung für RISC-V, zu schaffen. Auf der Grundlage positiver Rückmeldungen aus der Entwickler-Community präsentiert Western Digital auch wichtige neue Verbesserungen an seinem RISC-V-Open-Source-ProduktSweRV Core™ und seiner cache-kohärenten StrukturOmniXtend™. Diese Ankündigungen erweitern die Unterstützung der RISC-V-Initiative durch das Unternehmen und bauen seine Führungsrolle bei der Entwicklung neuer offener, speziell entwickelter Rechenarchitekturen aus, um dem explosionsartigen Anstieg von Daten zu begegnen, die von Anwendungen wie künstlicher Intelligenz (KI), maschinellem Lernen (ML) und dem Internet of Things (IoT) angetrieben werden.

„Durch die Zusammenarbeit mit PlatformIO bringen wir die gesamte eingebettete Designumgebung mit mehreren Architekturen, einschließlich Debugging und Trace, in die Open-Source-Community ein. Da Deep Libraries und automatisierter Support bereits integriert sind, können Programmierer problemlos zwischen Entwicklungsplattformen, einschließlich RISC-V, wechseln", sagt Martin Fink, Chief Technology Officer von Western Digital. „Der verbesserte Zugang von PlatformIO, in Verbindung mit unseren jüngsten Verbesserungen an der cache-kohärenten-Stuktur des SweRV Core und OmniXtend, senkt die Hürde für die RISC-V-Entwicklung. Gleichzeitig verbessert es das Innovationspotenzial, da es uns ermöglicht, die Rechenleistung näher an die Daten heranzubringen."

PlatformIO vereinfacht die Entwicklung einer breiten Palette eingebetteter Hard- und Softwaretechnologien. Zudem unterstützt es zahlreiche führende Betriebssysteme und Entwicklungsplattformen sowie Hunderte von Boards. Die vereinheitlichten Funktionen zur Projektkonfiguration nutzen die integrierten Pakete während der Bibliotheksmanager abhängig von der jeweiligen Projekterstellungsumgebung automatisch die erforderliche Bibliotheken und Toolchains installiert.

Unterstützt durch strategische Investitionen von Western Digital und SiFive können Softwareentwickler, die für RISC-V und andere Architekturen entwickeln, ab sofort die zuvor kostenpflichtigen PlatformIO Plus™-Funktionen von PlatformIO kostenlos nutzen. Dazu gehören die Tools PIO Plus Unified Debugger und PIO Uniting Testing Engine sowie Fernzugriffsfunktionen. Ingenieure können ihr Projekt auch in mehreren Betriebssystemumgebungen replizieren. Dies führt zu einer höheren Flexibilität hinsichtlich der Entwicklung und macht das Erlernen komplexer, herstellerspezifischer Toolkits überflüssig. Mit den Zugangsmöglichkeiten dieser einzigartigen, multiarchitekturfähigen Test- und Debugging-Ressourcen ist PlatformIO nun eine vollständig Open-Source-unterstützende Umgebung für das End-to-End-Design von Embedded-Technologien, einschließlich der des RISC-V-Ökosystems.

Mit einem aktualisierten SweRV Core beschleunigt Western Digital zudem die Hardware-Entwicklung RISC-V. SweRV Core 1.1 beinhaltet eine Vielzahl an Verbesserungen, die die Leistung und Zuverlässigkeit deutlich erhöhen. Dazu gehören unter anderem schnellere Divide- und Fetch-Funktionen, die Integration einer I/O-Timing-Kontrolle, bessere Fehlerkorrekturfunktionen und Multi-Core-Debug-Verbesserungen. Der 32-Bit In-Order-Core wurde für den internen Gebrauch entwickelt und Anfang des Jahres von Western Digital an das RISC-V-Ökosystem übergeben.

Darüber hinaus kann die speicherzentrierte Systemarchitektur OmniXtend von Western Digital nun auch mit dem von Barefoot Network entwickelten P4-programmierbaren Tofino™ Ethernet Switch ASIC betrieben werden. OmniXtend ist ein neuer, offener Ansatz zur Bereitstellung von cache-kohärentem Memory-over-an-Ethernet-Fabric. Er ermöglicht den Zugriff auf die Daten und die gemeinsame Nutzung einer Vielzahl von Komponenten. Die Kompatibilität mit dem Tofino-Switch ASIC ist wichtig, da sie es den Architekten von Rechenzentren ermöglicht, innovative Architekturen zu implementieren, bei denen der Hauptspeicher im Mittelpunkt des Netzwerks steht. OmniXtend ermöglicht es, die Cache-Kohärenz gleichmäßig mit GPUs, FPGAs, Machine Learning Accelerators und CPUs zu teilen. Dies ermöglicht Fortschritte für Rechenzentrumsarchitekturen, CPU-Mikroarchitekturen und speziell entwickelte Rechenbeschleunigungen in datenzentrierten Geräten.

Diese Ankündigungen spiegeln das langjährige Engagement für die Weiterentwicklung des RISC-V-Ökosystems und der Förderung datenzentrierter Innovationen durch Open-Source-Kooperationen wider. Dazu gehören auch mehrere strategische Investitionen und Partnerschaften. Sie verdeutlichen die Fortschritte bei der Erreichung des erklärten Ziels, eine Milliarde Prozessorkerne des Unternehmens auf die RISC-V-Architektur umzustellen. RISC-V ermöglicht es dem Unternehmen, an einer großen Entwickler-Community teilzunehmen, die sich darauf konzentriert, die immer höheren Rechenleistungen näher an die Daten heranzubringen. Durch die datennahe Rechenleistung können Kunden die Datenbewegungen an der Edge und in ihren Rechenzentren minimieren und Berechnungen optimieren, die auf Standort, Auslastung basieren oder zeitkritisch sind.


www.westerndigital.com

 

 


Zurück